全数位锁相回路及其时间至数位转换器模组、循环式时间至数位转换器模组

摘要

本发明涉及错误防止方法、时间至数位转换器模组、循环式时间至数位转换器模组、全数位锁相回路及校准方法。错误防止方法用于全数位锁相回路之时间至数位转换解码器。错误防止方法包含由时间至数位转换解码器取得资料讯号；由时间至数位转换解码器取得循环讯号；对资料讯号之第一预定位元与循环讯号之第二预定位元实施互斥或逻辑运算，以产生误差保护码；及藉由将误差保护码加入于循环讯号并将循环讯号位移第三预定数量之位元，来使用误差保护码来修正循环讯号中的误差。