| 摘要 |
根据本发明实施形态之半导体记忆装置包括：记忆体单元，其包含源极层、汲极层、及设置于该源极层与该汲极层间之电性浮游状态的浮体，并藉由该浮体内之多数载子数量来记忆资料；字元线，其连接于上述记忆体单元之闸极，并于第1方向延伸；位元线，其连接于上述记忆体单元之汲极层，并于与上述第1方向不同之第2方向延伸；源极线，其连接于上述记忆体单元之源极层，并于上述第1方向延伸；感测放大器，其连接于上述位元线，并检测记忆于由该位元线与上述字元线选择之上述记忆体单元的资料；及驱动器，其于向上述记忆体单元写入表示多数载子数量较少之二进制资料时，对上述字元线施加电压，以使于上述记忆体单元形成通道，且使上述源极线电压向与该字元线电压之变换方向反方向变换。 |
