| 摘要 |
Identifikationsschaltung 100 zum Erzeugen eines Identifikationsbits, wobei die Identifikationsschaltung 100 in einem integrierten Schaltkreis angeordnet ist, aufweisend einen ersten Schaltkreis C1 zum Erzeugen eines ersten Ausgangssignals OUT, wobei das erste Ausgangssignals OUT auf zufälligen param basiert, einen zweiten Schaltkreis C2 zum Erzeugen eines zweiten Ausgangssignals OUT_n, wobei das zweite Ausgangssignals OUT_n auf zufälligen parametrischen Variationen in dem zweiten Schaltkreis C2 basiert, einen dritten Schaltkreis C3, wobei der dritte Schaltkreis C3 in einem Verstärkermodus und in einem Verriegelungsmodus betrieben werden kann und derart ausgebildet ist, dass in dem Verstärkermodus die Differenzwert Vd zwischen dem ersten Ausgangssignal OUT und dem zweiten Ausgangssignal OUT_n erhöht wird und wobei in dem Verriegelungsmodus die verstärkten Werte für des erste Ausgangssignal OUT und das zweiten Ausgangssignal OUT_n in ein digitales Signal GND, VDD umgewandelt werden. |
