| 发明名称 | 去耦存储器访问系统和方法 | ||
| 摘要 | 一种去耦存储器访问系统(50)包括被配置成产生第一和第二独立的去耦时间基准的存储器访问控制电路(52)。所述存储器访问控制电路(52)包括：响应第一时间基准(58)和读信号产生读允许信号(66)的读启动电路(54)；以及响应第二时间基准(60)和写信号产生与读允许信号独立的用来对存储器阵列(68)进行独立的去耦写访问的写允许信号(70)的写启动电路(58)。 | ||
| 申请公布号 | CN101124553B | 申请公布日期 | 2012.04.25 |
| 申请号 | CN200580039644.0 | 申请日期 | 2005.03.31 |
| 申请人 | 美国亚德诺半导体公司 | 发明人 | 保罗·W·霍利斯;乔治·M.·拉铁摩尔;马修·B.·拉特里奇 |
| 分类号 | G06F12/00(2006.01)I | 主分类号 | G06F12/00(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 朱智勇 |
| 主权项 | 一种去耦存储器访问系统，包括被配置成产生第一和第二独立的去耦时间基准的存储器访问控制电路，所述存储器访问控制电路包括：响应所述第一时间基准和读信号以产生读允许信号的读启动电路；以及响应所述第二时间基准和写信号以产生与所述读允许信号独立的用来对存储器阵列进行独立的去耦写访问的写允许信号的写启动电路，以便相对于写允许信号独立地生成读允许信号，以增加在每个周期中允许读访问的时间，其中在每个周期中有单个读允许信号或单个写允许信号。 | ||
| 地址 | 美国马萨诸塞州 | ||