数字DLL电路

摘要

共用为了测量基准延迟值而使作为延迟测量对象的延迟测量时钟信号通过的延迟线和在存储器读出时为了向作为存储器存取信号的数据选通信号附加预定的延迟而使数据选通信号通过的延迟线，并通过选择器来选择向延迟线输入延迟测量时钟信号和数据选通信号中的哪一个。并且设置了存储在测量基准延迟值时所使用的的数字数据和在向数据选通信号附加延迟时所使用的数字数据的数据存储区域，并由存储存取控制器基于该数据存储区域的存储值进行选择器的切换。

主权项

一种数字DLL电路，所述数字DLL电路生成用于在从存储器读出数据时使存储器接口获取读出数据的获取定时延迟的延迟值，所述数字DLL电路的特征在于，包括：选择器，所述选择器选择并输出时钟信号和数据选通信号中的任一个；延迟线，所述延迟线在所述选择器的输出信号通过时在该输出信号上附加延迟；以及相位比较/延迟值决定部，所述相位比较/延迟值决定部对所述时钟信号的相位和所述延迟线的输出信号的相位进行比较，并决定延迟值，所述延迟值用于规定在所述数据选通信号通过所述延迟线时向所述数据选通信号附加的延迟量。