发明名称 |
半导体装置 |
摘要 |
本发明涉及半导体装置。图形被分为粘结区域图形和非粘结区域图形而形成,芯片电极和粘结区域图形利用导电性粘结剂粘结在一起。由此,本发明的基板的在稳定状态下实施稳定的镀金处理的图形的面积比以往的基板的在稳定状态下实施稳定的镀金处理的图形的面积小,所以,所述基板与以往的基板相比,能够降低成本。另外,在半导体芯片的背面形成的芯片电极和粘结区域图形利用液状的导电性粘结剂粘结。因而,半导体装置与以往的半导体装置相比,能够减少高价的导电性粘结剂的使用量,所以,能够降低成本。 |
申请公布号 |
CN101752340B |
申请公布日期 |
2012.04.18 |
申请号 |
CN200910254192.8 |
申请日期 |
2009.12.10 |
申请人 |
夏普株式会社 |
发明人 |
宫田浩司;中西宏之;冲田真大;龙见和亮;横林政人 |
分类号 |
H01L23/488(2006.01)I;H01L23/13(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L23/488(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
闫小龙;王忠忠 |
主权项 |
一种半导体装置,具有:半导体芯片,在背面形成有芯片电极;以及基板,在表面形成有图形,所述半导体芯片的所述背面和所述基板的所述表面对置配置,其特征在于,所述图形被分为粘结区域图形和非粘结区域图形而形成;所述芯片电极和所述粘结区域图形利用导电性粘结剂粘结在一起;所述粘结区域图形为长方形;在所述长方形的对置的两个长边的外侧,分别形成有作为所述非粘结区域图形的围堰形成图形;在两个所述围堰形成图形和所述粘结区域图形之间分别形成有图形间区域;至少2个非粘结区域图形之间存在缝隙。 |
地址 |
日本大阪府大阪市 |