一种GaAs HBT双边沿触发流水线累加器

摘要

本发明公开了一种GaAs HBT双边沿触发流水线累加器，该累加器为一由N级1-bit全加器并行构成的流水线结构，N为大于2的自然数，每一级1-bit全加器完成累加运算之后向外部输出累加之和，并且向下一级1-bit全加器输出进位信号。利用本发明，在每个时钟周期内可以进行两次累加运算，从而实际上将累加器的速度提升为时钟频率两倍，大幅提升了累加器的速度。

主权项

一种GaAs HBT双边沿触发流水线累加器，其特征在于，该累加器为一由N级1‑bit全加器并行构成的流水线结构，N为大于2的自然数，每一级1‑bit全加器完成累加运算之后向外部输出累加之和，并且向下一级1‑bit全加器输出进位信号；其中，所述每一级1‑bit全加器都是双边沿触发结构，在一个时钟周期内完成两次1‑bit全加运算，两次全加运算的结果分别为上升沿触发和下降沿触发，分为两路输出；所述每一级1‑bit全加器的两路输出信号都经过不同数目级数的寄存器延迟，第k级1‑bit全加器(k∈[0，N‑1])的两路输出信号经过(N‑k‑1)级寄存器延迟，且最高位的第N级1‑bit全加器的两路输出信号无需寄存器对其进行延迟。