| 发明名称 | 半导体器件 | ||
| 摘要 | 一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。 | ||
| 申请公布号 | CN102422402A | 申请公布日期 | 2012.04.18 |
| 申请号 | CN201080020501.6 | 申请日期 | 2010.04.27 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 藤川一洋;原田真;西口太郎;佐佐木信;并川靖生;藤原伸介 |
| 分类号 | H01L21/337(2006.01)I;H01L21/02(2006.01)I;H01L21/20(2006.01)I;H01L29/808(2006.01)I | 主分类号 | H01L21/337(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 韩峰;孙志湧 |
| 主权项 | 一种半导体器件(100)，包括：碳化硅衬底(1)；有源层(8)，所述有源层(8)由单晶碳化硅制成并且被设置在所述碳化硅衬底(1)的一个主表面上；第一电极(92)，所述第一电极(92)设置在所述有源层(8)上；以及第二电极(93)，所述第二电极(93)形成在所述有源层(8)上并且与所述第一电极(92)分隔开，所述碳化硅衬底(1)包括：基底层(10)，所述基底层(10)由单晶碳化硅制成，以及SiC层(20)，所述SiC层(20)由单晶碳化硅制成并且设置在所述基底层(10)上，所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。 | ||
| 地址 | 日本大阪府大阪市 | ||