发明名称 具有降低击穿电压的低电压瞬态电压抑制器
摘要 一种半导体结型器件,包括低电阻率半导体材料的衬底202,所述衬底具有预先选择的极性。锥形凹进部210延伸到衬底202中,并且随着从衬底202的上表面向下延伸而向内逐渐变细。半导体层(N+POLY)设置在凹进部210内,并且延伸到衬底202的上表面之上。半导体层(N+POLY)具有与衬底202的极性相反的极性。金属层212在半导体层(N+POLY)上。
申请公布号 CN101501856B 申请公布日期 2012.04.18
申请号 CN200780029780.0 申请日期 2007.08.10
申请人 威世通用半导体公司 发明人 戴圣辉;金雅琴;汪海宁;蒋铭泰
分类号 H01L29/06(2006.01)I;H01L21/20(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 孙志湧;穆德骏
主权项 一种半导体结型器件,包括:具有预先选择的极性的低电阻率半导体材料的衬底;锥形凹进部,其延伸到所述衬底中,并且所述锥形凹进部随着从所述衬底的上表面向下延伸而向内逐渐变细,其中,所述锥形凹进部是V型凹槽;半导体层,其设置在所述凹进部内并且在所述衬底的上表面之上延伸,所述半导体层具有与所述衬底的极性相反的极性,其中,所述半导体层如下形成:首先沉积未掺杂的多晶硅层,在所述多晶硅层中注入具有与所述衬底的极性相反的极性的掺杂剂,以及使用退火工艺将所述掺杂剂扩散到所述衬底中,从而使得所述锥形凹进部的底部顶尖处的电场增强以降低所述器件的击穿电压,并且其中所述半导体层覆盖氧化物层,所述氧化物层是用于形成掩模以产生所述锥形凹进部;以及金属层,其覆盖在所述半导体层上。
地址 美国纽约
您可能感兴趣的专利