发明名称 |
半导体模块的设计方法、半导体模块 |
摘要 |
本发明提供半导体模块的设计方法、半导体模块。可低成本地得到安装有采用化合物半导体或金刚石等的高性能功率半导体元件的半导体模块。在该半导体模块(10)中,在单个引线框(11)上,以纵横方向各排列2个的方式安装有同一规格的4个二极管芯片(半导体芯片)(12)。为了低成本地得到该半导体模块(10),需要同时增高二极管芯片(12)的成品率,并且减少无用区域。因此,作为用于对此进行决定的指数,采用芯片成品率(YDie)与活性区域面积比(RA)的乘积是有效的。如果根据所使用的晶片的结晶缺陷密度,设定使得该指数变高、即接近峰值的芯片尺寸,则能够以高成品率得到半导体模块(10)。 |
申请公布号 |
CN102420196A |
申请公布日期 |
2012.04.18 |
申请号 |
CN201110287851.5 |
申请日期 |
2011.09.26 |
申请人 |
三垦电气株式会社 |
发明人 |
熊仓弘道;荻野博之;藤本健治;上野成则 |
分类号 |
H01L23/00(2006.01)I;H01L25/11(2006.01)I |
主分类号 |
H01L23/00(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
李辉;黄纶伟 |
主权项 |
一种半导体模块的设计方法,该半导体模块具有并联连接由同一晶片制造的同一规格的多个半导体芯片后的结构,该半导体模块的设计方法的特征在于,该设计方法具有:总面积设定步骤,根据所述半导体模块的允许电流的设定值,设定所述多个半导体芯片的总面积;以及芯片规格设定步骤,设在所述半导体芯片中、所述半导体芯片的工作中的活性区域的面积在芯片面积中所占的比率为活性区域面积比RA,并使用YDie,设RA与YDie的乘积为指数,以使该指数的值超过预先设定的值的方式,设定所述半导体芯片各自的面积A和安装在所述半导体模块中的所述半导体芯片的个数,其中,该YDie是设A为各个所述半导体芯片的芯片面积、D0为所述晶片中的电活性的结晶缺陷的面密度、α为聚类系数,由下式定义, <mrow> <msub> <mi>Y</mi> <mi>Die</mi> </msub> <mo>=</mo> <msup> <mrow> <mo>(</mo> <mfrac> <mn>1</mn> <mrow> <mn>1</mn> <mo>+</mo> <mfrac> <msub> <mi>AD</mi> <mn>0</mn> </msub> <mi>α</mi> </mfrac> </mrow> </mfrac> <mo>)</mo> </mrow> <mi>α</mi> </msup> <mo>.</mo> <mo>.</mo> <mo>.</mo> <mo>.</mo> <mrow> <mo>(</mo> <mn>1</mn> <mo>)</mo> </mrow> <mo>.</mo> </mrow> |
地址 |
日本埼玉县 |