设计集成电路的公共时钟域中的多个锁存器的布图的系统和方法

摘要

本发明涉及一种设计集成电路的公共时钟域中的多个锁存器的布图的系统和方法。在本发明中，公共时钟域中的锁存器的布图被有效地优化以收缩时钟域的物理尺寸，同时保持了时序要求。优选地使用二次布局将锁存器布局于第一布图中，并构造表示过渡时钟结构的星状结构。锁存器根据离星状结构源点的距离而被加权，然后使用该加权重新布局。加权布局和重新划分可以被重复迭代直到达到分格的目标数目。最终全局布局中锁存器的边界被用作下一步的详细布局限定移动界限。

主权项

一种用于设计集成电路的公共时钟域中的多个锁存器的布图的方法，包括以下步骤：将锁存器布局在第一布图中；在第一布图中为锁存器创建至少一个星状结构，该星状结构表示用于时钟域的过渡时钟结构；根据距离星状结构源点的布线距离对锁存器加权；以及在第二布图中用锁存器加权作为乘法因子作用于布线长度来布局锁存器。