多相位时钟信号发生电路

摘要

公开了一种多相时钟信号发生电路。该电路包括两个电路模块，每个电路模块都包括交叉耦合结构和两个延时单元，其中延时单元和是可调延时单元。电路模块MD1包括两个NMOS管、两个PMOS管以及两个延时单元。电路模块MD2包括两个NMOS管、两个PMOS管以及两个延时单元。根据实施例的多相位时钟信号发生电路所产生的各相时钟信号之间的相位关系与该电路的集成工艺，工作电压和工作温度相对无关，因此能够保证多相位电荷泵的效率。

主权项

一种多相位时钟信号发生电路，包括：第一沟道类型的第一晶体管和第二晶体管；第二沟道类型的第三晶体管和第四晶体管，其中，第一晶体管和第二晶体管的源极接地，第一晶体管的漏极耦接至第三晶体管的源极和第四晶体管的栅极，第二晶体管的漏极耦接至第四晶体管的源极和第三晶体管的栅极，所述第三晶体管和第四晶体管的漏极接供电电源；第一延时单元，输入端接收一时钟信号，输出端耦接至第一晶体管的栅极；第二延时单元，输入端接收所述时钟信号的反相时钟信号，输出端耦接至第二晶体管的栅极；第一沟道类型的第五晶体管和第六晶体管，分别接收所述反相的时钟信号和所述时钟信号；第二沟道类型的第七晶体管和第八晶体管，其中，第五晶体管和第六晶体管的源极接地，第五晶体管的漏极耦接至第七晶体管的源极，第六晶体管的漏极耦接至第八晶体管的源极，所述第七晶体管和第八晶体管的漏极接供电电源；第三延时单元，输入端耦接至所述第五晶体管的漏极和第七晶体管的源极之间的节点，输出端耦接至第八晶体管的栅极；第四延时单元，输入端耦接至所述第六晶体管的漏极和第八晶体管的源极之间的节点，输出端耦接至所述第七晶体管的栅极；其中，第二晶体管的漏极和第四晶体管的源极之间的节点输出第一时钟信号，第五晶体管的漏极和第七晶体管的源极之间的节点输出第二时钟信号，第一晶体管的漏极和第三晶体管的源极之间的节点输出第三时钟信号，第六晶体管的漏极和第八晶体管的源极之间的节点输出第四时钟信号。