| 发明名称 | 可编程异常处理等待时间 | ||
| 摘要 | 本发明揭示一种具有可编程异常处理等待时间的数字处理器，其可具有：数字处理器的处理单元CPU；与所述CPU耦合的异常控制器；及与所述CPU耦合的控制寄存器，其中所述控制寄存器可操作以将所述CPU的操作模式设定为两种模式中的至少一者，其中在第一模式中，所述CPU具有固定异常处理等待时间，且在第二模式中，所述CPU具有可变异常处理等待时间。 | ||
| 申请公布号 | CN102414672A | 申请公布日期 | 2012.04.11 |
| 申请号 | CN201080018584.5 | 申请日期 | 2010.07.15 |
| 申请人 | 密克罗奇普技术公司 | 发明人 | 迈克尔·I·卡瑟伍德;戴维·米基 |
| 分类号 | G06F13/24(2006.01)I | 主分类号 | G06F13/24(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 孟锐 |
| 主权项 | 一种具有可编程异常处理等待时间的数字处理器，其包含：数字处理器的中央处理单元CPU，与所述CPU耦合的异常控制器，与所述CPU耦合的控制寄存器，其中所述控制寄存器可操作以将所述CPU的操作模式设定为两种模式中的至少一者，其中在第一模式中，所述CPU具有固定异常处理等待时间，且在第二模式中，所述CPU具有可变异常处理等待时间。 | ||
| 地址 | 美国亚利桑那州 | ||