多电平单元非易失性存储器装置中的单锁存器数据电路

摘要

单个锁存器电路耦联到多电平单元存储器装置中的每一位线以处理读取多个数据位。所述电路由具有反转节点和非反转节点的锁存器组成。第一控制晶体管将所述非反转节点选择性耦联到锁存器输出。第二控制晶体管将所述反转节点选择性耦联到所述锁存器输出。复位晶体管耦联在所述反转节点与电路接地端之间以在所述晶体管接通时将所述电路选择性接地。

主权项

一种用于实施多电平单元存储器编程操作的存储器锁存器电路，所述电路包括：第一锁存器，其具有节点和反转节点；第一晶体管，其耦联在输出与所述节点之间以使得当所述第一晶体管接通时所述节点耦联到所述输出；第二晶体管，其耦联在所述输出与所述反转节点之间以使得当所述第二晶体管接通时所述反转节点耦联到所述输出；复位晶体管，其耦联到所述反转节点以用于将所述第一锁存器复位为已知状态；第二锁存器，其具有节点和反转节点；读出控制晶体管，其耦联到所述第二锁存器的所述反转节点；验证匹配晶体管，其耦联到所述第二锁存器的所述反转节点，且验证匹配信号处于逻辑1，其中所述验证匹配晶体管经配置以在所述第二锁存器中的数据未通过验证操作时，通过所述第二锁存器将所述验证匹配信号下拉至逻辑0；以及输出反相器门，其耦联到所述第二锁存器的所述反转节点以使得所述输出反相器门的输出是所述第二锁存器的输出。