发明名称 功率用半导体器件
摘要 本发明提供功率用半导体器件,包括:包含纵式MOSFET的元件部和与元件部邻接的二极管部,该纵式MOSFET包括:第一导电型的第一半导体层;第一导电型的第二半导体层;第二导电型的第三半导体层;第一导电型的第四半导体层;第二导电型的第五半导体层;覆盖从第四半导体层或第五半导体层的表面起贯穿第三半导体层直到第二半导体层的多个沟槽的内表面的绝缘膜;邻接的沟槽以第一间隔设置;第一埋入导电层;第二埋入导电层;层间绝缘膜;第一主电极以及第二主电极,该二极管部包括第一半导体层至第三半导体层、第五半导体层、绝缘膜、第一埋入导电层及第二埋入导电层、层间绝缘膜以及第一主电极及第二主电极,邻接的沟槽以第二间隔设置。
申请公布号 CN102412262A 申请公布日期 2012.04.11
申请号 CN201110273464.6 申请日期 2011.09.15
申请人 株式会社东芝 发明人 川口雄介
分类号 H01L29/06(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 王成坤;胡建新
主权项 一种功率用半导体器件,具有:包含纵式MOSFET的元件部;以及与所述元件部邻接的二极管部,该纵式MOSFET的元件部包括:第一导电型的第一半导体层;第一导电型的第二半导体层,与在所述第一半导体层的第一主面上形成的所述第一半导体层相比,杂质浓度低;第二导电型的第三半导体层,在所述第二半导体层的表面上形成;第一导电型的第四半导体层,在所述第三半导体层的表面上选择性地形成;第二导电型的第五半导体层,在所述第三半导体层的表面上选择性地形成;绝缘膜,覆盖从所述第四半导体层或第五半导体层的表面起贯穿所述第三半导体层直到所述第二半导体层的多个沟槽的内表面,邻接的所述沟槽以第一间隔设置;第一埋入导电层,隔着所述绝缘膜被埋入到所述沟槽内的底部;第二埋入导电层,隔着所述绝缘膜被埋入到所述沟槽内的所述第一埋入导电层上部;层间绝缘膜,在所述第二埋入导电层上形成;第一主电极,在与所述第一主面相反一侧的所述第一半导体层的第二主面上形成,并且电连接到所述第一半导体层;以及第二主电极,在所述第四半导体层及第五半导体层以及所述层间绝缘膜上形成并且电连接到所述第四半导体层及第五半导体层,该二极管部包括;所述第一半导体层至所述第三半导体层、所述第五半导体层、覆盖所述多个沟槽的内表面的所述绝缘膜、所述第一埋入导电层及第二埋入导电层、所述层间绝缘膜以及所述第一主电极及所述第二主电极,邻接的所述沟槽以比所述第一间隔大的第二间隔设置。
地址 日本东京都