半导体存储器件

摘要

本发明提供一种半导体存储器件。通过改善存储单元的写入电平来使得具有稳定的存储单元特性。存储单元电源控制电路(3′)，将在数据写入时所选择的列的存储单元(1)的电源(存储单元电源(VSSM1))控制在由N型MOS晶体管(QN11)和(QN12)的分压比确定的、比VSS电平高的电压值。漏电补偿电路(4′)，将数据写入时的非选择的列和数据读出时的所有列的存储单元(1)的电源(存储单元电源(VSSM1))控制在VSS电平。

主权项

一种半导体存储器件，包括具有触发器的存储单元、向作为上述触发器的电源的激励晶体管的源极结点提供单元电源电压的存储单元控制电路，该半导体存储器件的特征在于：上述存储单元控制电路，在第1期间和第2期间对上述激励晶体管的源极结点提供彼此不同的单元电源电压，当在数据的读周期中提供单元电源电压时、和在写周期中不对提供单元电源电压的存储单元写入数据时，对上述激励晶体管的源极结点提供预定的第1电源电压，当在写周期中对提供单元电源电压的存储单元写入数据时，对上述激励晶体管的源极结点提供比上述第1电源电压高的第2电源电压，上述第1电源电压为接地电平以下的电平。