| 摘要 |
Un dispositivo electrónico que comprende: una memoria no segura (12) para guardar datos de restricción de utilización (14) almacenados y un código (16) de validación de mensaje para la validación de los datos de restricción de utilización almacenados; un circuito seguro (22) que guarda una clave (24) permanenteº un circuito criptografico (18) conectado al circuito seguro mediante una conexión segura (20) operable, cuando no se ha accedido de manera segura a traves de una interfaz de bus (34), para validar los datos de restricción de utilización almacenados utilizando el código de validación de mensaje almacenado y la clave permanente del dispositivo pero no operable para emitir un nuevo código de validación de mensaje para los datos de restricción de utilización almacenados, y operable cuando se ha accedido de manera segura a traves de la interfaz de bus, para generar un nuevo código de validación de mensaje utilizando la clave permanente y los nuevos datos de restricción de utilización cambiados que han sido generados mediante la modificación autorizada de los datos de restricción de utilización almacenados, y para emitir el nuevo código de validación de mensaje para su almacenamiento en la memoria no segura junto con los datos de restricción de utilización cambiados; un procesador de sistema (32) configurado para operar de manera selectiva en modos seguro y no seguro, y operable para un acceso no seguro al circuito criptografico a traves de la interfaz de bus para validar los datos de restricción de utilización almacenados; y operable en el modo seguro para generar los datos de restricción de utilización cambiados en respuesta a ejecutar instrucciones de programa seguras y acceder de manera segura al circuito criptografico mediante la interfaz de bus para obtener el nuevo código de validación de mensaje para los datos de restricción de utilización cambiados; y una memoria segura (32) para almacenar las instrucciones de programa seguras que soportan el cambio de los datos de restricción de utilización seguros, siendo la citada memoria segura accesible por el procesador del sistema en el modo seguro, caracterizada porque el circuito seguro incluye un elemento programable una sola vez (26) que indica si el dispositivo electrónico ha sido inicializado, y porque los datos de restricción de utilización almacenados comprenden una parte estatica (44) y una parte dinamica (48) y los datos de restricción de utilización almacenado comprenden un primer código de validación de mensaje (46) almacenado para validar la parte estatica y un segundo código de validación de mensaje (50) almacenado para validar la parte dinamica, y donde el circuito criptografico es operable, cuando se ha accedido a el de manera segura, para generar y emitir un nuevo código de validación de mensaje para la parte estatica de los datos de restricción de utilización almacenados para su almacenamiento en la memoria no segura como el primer código de validación de mensaje sólo si el elemento programable una sola vez indica que el dispositivo electrónico no ha sido inicializado.
|
