METHODE DE TEST POUR DISPOSITIFS ELECTRONIQUES INTEGRES A SEMI-CONDUCTEUR ET ARCHITECTURE DE TEST CORRESPONDANTE

摘要

On décrit une méthode de test d'au moins un dispositif DUT (15) équipé d'un circuit de test intégré (20) et en communication avec au moins un testeur ATE (30) où l'on envoie des messages / instructions / signaux de test / informations (INF) exclusivement du testeur ATE (30) au dispositif DUT (15). On décrit aussi une architecture de test (35) pour implémenter une telle méthode de test.