发明名称 |
包括浮体晶体管无电容器存储单元的存储器件及相关方法 |
摘要 |
一种包括存储单元阵列的半导体存储器件,该存储单元阵列包括多个单位存储单元,其中每个单位存储单元包括互补第一和第二浮体晶体管无电容器存储单元。由第一和第二浮体晶体管无电容器存储单元的阈值电压状态的差来定义向每个单位存储单元写入和从每个单位存储单元读取的逻辑值。 |
申请公布号 |
CN1983445B |
申请公布日期 |
2012.04.04 |
申请号 |
CN200610164262.7 |
申请日期 |
2006.12.07 |
申请人 |
三星电子株式会社 |
发明人 |
李永宅 |
分类号 |
G11C11/401(2006.01)I;G11C11/4063(2006.01)I;G11C11/4091(2006.01)I;G11C11/4097(2006.01)I;G11C11/408(2006.01)I |
主分类号 |
G11C11/401(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
邸万奎;黄小临 |
主权项 |
一种易失性半导体存储器件,包括:存储单元阵列,其包括按行和列布置的多个单位存储单元,其中每个单位存储单元包括互补第一和第二浮体晶体管无电容器存储单元;多个奇位线对,其被连接到单位存储单元的相应奇行,其中每个奇位线对包括被连接到每个相应奇行的第一浮体晶体管无电容器存储单元的第一奇位线、以及被连接到每个相应奇行的第二浮体晶体管无电容器存储单元的第二奇位线;多个偶位线对,其被连接到单位存储单元的相应偶行,其中每个偶位线对包括被连接到每个相应偶行的第一浮体晶体管无电容器存储单元的第一偶位线、以及被连接到每个相应偶行的第二浮体晶体管无电容器存储单元的第二偶位线;奇和偶读出电路;奇和偶读出位线对,分别被可操作地耦接到奇和偶读出电路;奇位线选择器,其选择性地将从多个奇位线对中选择的奇位线对耦接到奇读出位线对;以及偶位线选择器,其选择性地将从多个偶位线对中选择的偶位线对耦接到偶读出位线对。 |
地址 |
韩国京畿道 |