半导体器件

摘要

本发明提供一种具有更高应力耐性的密封环构造的半导体器件。其具有：包括多个半导体元件的半导体层、设置在半导体层之上的绝缘膜、贯通绝缘膜并包围整个半导体元件的筒状体，筒状体具有：在其周向分别相互分离并且平行的多个筒状插塞、与各筒状插塞相交叉的多个壁部。

主权项

一种半导体器件，具有：包括多个半导体元件的半导体层、设置在上述半导体层上的绝缘膜、贯通上述绝缘膜并且包围整个上述半导体元件的筒状体，其特征在于，上述筒状体包含第一密封插塞和第二密封插塞，所述第一密封插塞包括隔着所述绝缘膜中的第一绝缘膜在横向上相互分离的第一筒状插塞和第二筒状插塞、以及与所述第一筒状插塞和第二筒状插塞相互交叉的多个壁部，且在所述第一绝缘膜内以平行的方式配置的所述第一筒状插塞和所述第二筒状插塞与第一密封布线垂直交叉且电气连接；以及所述第二密封插塞包括隔着所述绝缘膜中的第二绝缘膜在横向上相互分离的第三筒状插塞和第四筒状插塞、以及与所述第三筒状插塞和第四筒状插塞相互交叉的多个壁部，且在所述第二绝缘膜内以平行的方式配置的所述第三筒状插塞和所述第四筒状插塞与第二密封布线垂直交叉且电气连接，所述第一绝缘膜隔着所述第二密封布线与所述第二绝缘膜垂直地分离，所述第一密封插塞、所述第一密封布线、所述第二密封插塞、所述第二密封布线按此顺序层叠。