| 摘要 |
本发明提供一种积体电路封装，其包含一由引线与一或多个输入/输出(I/O)封装引脚之连接形成的电感回路。在一实施例中，电感回路系藉由将积体电路晶片上的一第一结合衬垫连接至封装的一第一I/O引脚之一第一导线及将该晶片上的一第二结合衬垫连接至封装的一第二I/O引脚之一第二导线而形成。为了完成电感器回路，可藉由引脚之间的一导电桥接器来连接第一及第二I/O引脚。桥接器可藉由使I/O引脚具有一整体构造而形成。在另一实施例中，桥接器由一位于封装基板表面上或位于此基板内之金属化层形成。I/O引脚较佳系彼此相邻的；然而，基于例如回路长度要求、空间考虑及/或其它设计或功能之因素，回路可由不相邻之I/O引脚连接形成。藉由在积体电路封装之界限内形成电感器回路，实现了实质减小空间需求，此又促进了小型化。同样，可将积体电路建构于多个系统之任何一个中，其至少一个参数由此封装之电感器回路的长度控制。 |
