| 主权项 |
一种基于节点异步上电的硬件分区方法, 其特征在于以上电时序控制芯片CPLD为核心，此芯片CPLD通过获取外部的分区要求，控制不同的硬件节点按一定的时间延迟依次上电，从而达到断开不同节点间物理连接从而实现系统分区的目的，系统结构包括：上电时序控制系统，外部系统管理系统，具有独立硬件功能的硬件节点，其中：上电时序控制芯片CPLD是该体系结构的核心，负责获取外部管理系统制定的分区信息及控制节点上电时序，芯片CPLD还需要具备给每个节点单独上电或为多个节点同时上电的能力;外部系统管理系统BMC主要面向用户，负责接收用户选择的不同的分区信息并将其转化为芯片CPLD可识别的信息格式;具有独立硬件功能的硬件节点，是指每个节点必须具备所有必须的硬件模块,包括处理器、内存、输入/输出端口和供电模块，必须具备可独立开机的能力，硬件分区步骤如下：在Standby电源上电后，外部管理系统开始初始化运行，但系统并不马上上电，在外部管理系统初始化完成后，用户根据实际需求来配置系统的分区情况，用户配置好分区信息并确认无误后选择开机，即通过BMC通知上电时序控制芯片CPLD给系统上电，同时BMC会将用户的分区信息告知芯片CPLD，芯片CPLD会取得系统分区信息后，根据此信息来确定系统各节点的上电时序；若用户选择的是双分区方案，则芯片CPLD会首先给节点A上电，此时节点A的BIOS开始运行，当节点A的BIOS运行到QPI初始化完成后会给芯片CPLD一个Flag信号，芯片CPLD收到此信号后开始给B节点上电，因为节点间都是通过QPI高速链路来进行通信的，由于节点A在做QPI初始化时，节点B还处于没有上电的状态，因此节点A在初始化的过程中只会完成A节点内的QPI初始化并计算出自己节点内的QPI拓扑，同理，当节点B上电后进行QPI初始化时，由于节点A已经提前完成了QPI初始化的过程，此时节点A,B间的QPI链路是无法train通的，因此节点B也只会完成自己节点内的QPI初始化和拓扑，从而就达到了将此两个节点分开的目的，而且QPI的初始化过程非常迅速，用户几乎感觉不到两个节点间有延迟上电存在，多分区方案以此类推。 |
