发明名称 | 半导体器件及其制造方法 | ||
摘要 | 本发明提供一种半导体器件及其制造方法。半导体器件具有:N型晶体管30,其具有N型源极/漏极区域24n和栅电极16n;侧壁绝缘膜18a,其形成在栅电极16n的侧壁部分,其杨氏模量比硅的杨氏模量小;P型晶体管30p,其具有P型源极/漏极区域24p和栅电极16p;侧壁绝缘膜36,其形成在栅电极16p的侧壁部分,其杨氏模量比硅的杨氏模量大且比侧壁绝缘膜18a的杨氏模量大;拉伸应力膜32,其覆盖N型晶体管30n;以及压缩应力膜38,其覆盖所述P型晶体管30p。 | ||
申请公布号 | CN101636835B | 申请公布日期 | 2012.03.28 |
申请号 | CN200780052224.5 | 申请日期 | 2007.03.19 |
申请人 | 富士通半导体股份有限公司 | 发明人 | 岛昌司 |
分类号 | H01L21/8238(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 浦柏明;徐恕 |
主权项 | 一种半导体器件,其特征在于,具有:硅衬底,其具有第一元件区域和第二元件区域;N型晶体管,其具有第一源极/漏极区域和第一栅电极,所述第一源极/漏极区域在所述第一元件区域内夹着第一沟道区域形成,所述第一栅电极隔着第一栅极绝缘膜形成在所述第一沟道区域上;第一侧壁绝缘膜,其形成在所述第一栅电极的侧壁部分,该第一侧壁绝缘膜的杨氏模量比硅的杨氏模量小;P型晶体管,其具有第二源极/漏极区域和第二栅电极,所述第二源极/漏极区域在所述第二元件区域内夹着第二沟道区域形成,所述第二栅电极隔着第二栅极绝缘膜形成在所述第二沟道区域上;第二侧壁绝缘膜,其形成在所述第二栅电极的侧壁部分,该第二侧壁绝缘膜具有杨氏模量比硅的杨氏模量小的第一绝缘膜和杨氏模量比硅的杨氏模量大的第二绝缘膜,该第二侧壁绝缘膜整体的杨氏模量比硅的杨氏模量大;拉伸应力膜,其覆盖所述N型晶体管,用于对所述第一沟道区域施加垂直于沟道面的方向上的压缩应力和沟道长度方向上的拉伸应力;以及压缩应力膜,其覆盖所述P型晶体管,用于对所述第二沟道区域施加垂直于沟道面的方向上的拉伸应力和沟道长度方向上的压缩应力。 | ||
地址 | 日本神奈川县横浜市 |