| 发明名称 | 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统 | ||
| 摘要 | 公开了用于降低大的存储器覆盖区中的迹线长度和电容的方法和系统。当每个存储通道使用更多的双列直插式存储模块(DIMM)连接器时，总的总线带宽会受到迹线长度和迹线电容的影响。为了降低总的迹线长度和迹线电容，该系统和方法使用棕榈树拓扑布局，即背靠背DIMM布局，来以镜像的方式将表面安装技术(SMT)DIMM连接器(而非通孔连接器)背靠背地布置在印刷电路板(PCB)的每一侧。与通常使用的将所有DIMM连接器都布置在PCB的一侧的传统拓扑布局相比，该系统和方法可以改善信号传播时间。 | ||
| 申请公布号 | CN102396030A | 申请公布日期 | 2012.03.28 |
| 申请号 | CN200980158696.8 | 申请日期 | 2009.04.17 |
| 申请人 | 惠普公司 | 发明人 | R·M·卡德里;S·F·康特里拉斯 |
| 分类号 | G11C5/06(2006.01)I | 主分类号 | G11C5/06(2006.01)I |
| 代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 刘瑜;王英 |
| 主权项 | 一种印刷电路板(PCB)组件，包括：PCB，其具有顶面和底面；第一表面安装技术(SMT)双列直插式存储模块(DIMM)连接器，其布置在所述PCB的顶面；以及第二SMT DIMM连接器，其布置在所述PCB的底面；其中，所述第二SMT DIMM连接器与所述第一SMT DIMM连接器共享至少一个过孔。 | ||
| 地址 | 美国科罗拉多 | ||