发明名称 半导体器件及其制造方法
摘要 一种半导体器件,包括在单元晶体管区域中的半导体衬底(13)上设置的第一绝缘膜(14A),设置在所述第一绝缘膜上的第一导电膜(15),设置在所述第一导电膜上的电极间绝缘膜(16),设置在所述电极间绝缘薄上并且在其顶表面上具有第一金属硅化物(3b)膜的第二导电膜(3a,3b),形成在所述半导体衬底的表面上的第一源极/漏极区域(23),在选择栅极晶体管和外围晶体管中的至少一个中的所述半导体衬底上设置的第二绝缘膜(14B),在所述第二绝缘膜上设置并在其顶表面上具有第二金属硅化物膜(22)的第三导电膜(3a,3b,22),所述第二金属硅化物膜的厚度小于所述第一金属硅化物膜的厚度,以及形成在所述半导体衬底的所述表面上的第二源极/漏极(23a,23b)区域。
申请公布号 CN101794790B 申请公布日期 2012.03.28
申请号 CN201010118527.6 申请日期 2007.09.14
申请人 株式会社东芝 发明人 远藤真人;荒井史隆
分类号 H01L27/115(2006.01)I;H01L21/8247(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 杨晓光;于静
主权项 一种半导体器件,其特征在于,包括:第一绝缘膜,其设置在单元晶体管区域中的半导体衬底上;第一导电膜,其设置在所述第一绝缘膜上;第二绝缘膜,其设置在所述第一导电膜上;控制栅极电极,其包括第二导电膜和在所述第二导电膜上的第三导电膜,所述第二导电膜被设置在所述第二绝缘膜上,所述第三导电膜包括第一金属硅化物膜;第一源极/漏极区域,其形成在所述半导体衬底的表面上,并夹住在所述第一绝缘膜之下的区域;第三绝缘膜,其设置在选择栅极晶体管区域和外围晶体管区域中的至少一个中的所述半导体衬底上;栅极电极,其包括第四导电膜和在所述第四导电膜上的第五导电膜,所述第四导电膜被设置在所述第三绝缘膜上,所述第五导电膜包括多晶硅膜和在所述多晶硅膜的顶表面上的第二金属硅化物膜;第二源极/漏极区域,其形成在所述半导体衬底的所述表面上,并夹住在所述第三绝缘膜之下的区域;以及侧壁绝缘膜,形成在所述第三导电膜的侧表面上,其中,所述第一和第四导电膜包括相同的材料,以及所述第一和第二金属硅化物膜包括相同的材料,并且所述侧壁绝缘膜的上表面高于所述第二绝缘膜的上表面并低于所述第三导电膜的上表面,所述第五导电膜的宽度大于所述第三导电膜的宽度,其中所述第二金属硅化物膜还形成在所述第五导电膜的每一个侧表面上,在所述第五导电膜的侧表面上的所述第二金属硅化物膜的沿垂直方向的厚度等于所述第一金属硅化物膜的沿垂直方向的厚度,以及所述第一金属硅化物膜的沿垂直方向的厚度大于在所述第五导电膜的所述顶表面上的所述第二金属硅化物膜的沿垂直方向的厚度。
地址 日本东京都