制造电路载体层的方法及该方法用于制造电路载体的用途

摘要

为了能够在介电质基板上制造高密度电路，其中该电路的导体线对该介电质基板表面具有良好的粘附性，本发明提供一种方法，其包含下述的方法步骤：(a)提供具有两侧的辅助基板，该两侧中至少一侧具有导电表面；(b)利用至少一剥离层形成化合物处理该至少一侧导电表面中至少一侧，其中该至少一剥离层形成化合物为具有至少一硫羟基的杂环化合物；(c)在已利用该至少一剥离层形成化合物处理的该至少一导电表面中的至少一侧上形成图案化的抗蚀剂涂层，该图案化的抗蚀剂涂层具有至少一抗蚀剂开口，由此曝露该导电表面；(d)通过将金属电沉积在该曝露的导电表面上，在该至少一抗蚀剂开口中形成导电图案；(e)通过在该辅助基板的各个侧上形成各个介电质材料层，将每一导电图案包埋入介电质材料中；以及(f)使该辅助基板和包含各个包埋的导电图案的每一介电质材料层彼此分离。

主权项

一种制造电路载体层的方法，所述方法包含下述的方法步骤：(a)提供具有两侧的辅助基板，所述两侧中至少一侧具有导电表面；(b)利用至少一剥离层形成化合物处理至少一导电表面中的至少一表面，所述至少一剥离层形成化合物选自各自具有至少一硫羟基的三唑化合物；(c)在已利用所述至少一剥离层形成化合物处理的所述至少一导电表面中的至少一表面上形成图案化的抗蚀剂涂层，所述图案化的抗蚀剂涂层具有至少一抗蚀剂开口，由此曝露所述导电表面；(d)通过将金属电沉积在曝露的所述导电表面上，而在所述至少一抗蚀剂开口中形成导电图案；(e)通过在所述辅助基板的各侧上形成各介电质材料层，而将每一导电图案包埋入介电质材料中；和(f)使所述辅助基板和包含各个包埋的导电图案的每一介电质材料层彼此分离。