| 发明名称 | 半导体存储器件 | ||
| 摘要 | 本发明提供一种具有包括冗余单元块和多个正常单元块的存储体的半导体存储器件，包括：多个正常数据输入/输出单元，所述多个正常数据输入/输出单元被配置为响应于第一输入/输出选通信号而分别从所述正常单元块输入/输出数据；冗余数据输入/输出单元，所述冗余数据输入/输出单元被配置为响应于第一输入/输出选通信号而从冗余单元块输入/输出数据；以及连接选择单元，所述连接选择单元被配置为响应于地址而选择性地将所述正常数据输入/输出单元和冗余数据输入/输出单元连接至多个局部数据线。 | ||
| 申请公布号 | CN102385935A | 申请公布日期 | 2012.03.21 |
| 申请号 | CN201110036144.9 | 申请日期 | 2011.02.11 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 朴文必 |
| 分类号 | G11C29/44(2006.01)I;G11C11/406(2006.01)I | 主分类号 | G11C29/44(2006.01)I |
| 代理机构 | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人 | 郭放;张文 |
| 主权项 | 一种半导体存储器件，所述半导体存储器件具有存储体，所述存储体包括冗余单元块和多个正常单元块，所述半导体存储器件包括：多个正常数据输入/输出单元，所述多个正常数据输入/输出单元被配置为响应于第一输入/输出选通信号而分别从所述正常单元块输入/输出数据；冗余数据输入/输出单元，所述冗余数据输入/输出单元被配置为响应于所述第一输入/输出选通信号而从所述冗余单元块输入/输出数据；以及连接选择单元，所述连接选择单元被配置为响应于地址而选择性地将所述正常数据输入/输出单元和所述冗余数据输入/输出单元连接至多个局部数据线。 | ||
| 地址 | 韩国京畿道 | ||