| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明披露了一种半导体器件及其制造方法，该半导体器件及其制造方法能够防止LDD区和栅电极的下部相互重叠以获得期望的器件性能。本发明实施例涉及一种半导体器件及其制造方法，该半导体器件及其制造方法可以使LDD区和栅电极的下部之间的重叠最小化。最小化重叠可以使器件性能最大化并使栅电极之间缺陷的产生最小化。 | ||
| 申请公布号 | CN101471291B | 申请公布日期 | 2012.03.21 |
| 申请号 | CN200810177676.2 | 申请日期 | 2008.11.24 |
| 申请人 | 东部高科股份有限公司 | 发明人 | 金大均 |
| 分类号 | H01L21/82(2006.01)I;H01L21/336(2006.01)I;H01L27/02(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/82(2006.01)I |
| 代理机构 | 北京博浩百睿知识产权代理有限责任公司 11134 | 代理人 | 宋子良;张奇巧 |
| 主权项 | 一种半导体器件的制造方法，包括：设置具有浅沟槽隔离区(STI)和栅极区的下部结构；在所述STI区中形成器件隔离膜，并在所述栅极区中形成牺牲层；使用所述器件隔离膜和所述牺牲层作为阻挡物来在所述器件隔离膜和所述牺牲层之间形成轻掺杂漏极(LDD)区；通过从所述栅极区中选择性地去除所述牺牲层来在所述下部结构中形成沟槽；在所述沟槽的各个侧壁上形成隔离体；在所述沟槽的最下表面上以及在所述隔离体之间形成栅极绝缘膜；在所述栅极绝缘膜上方形成栅电极，并且所述栅电极填充所述沟槽；在所述下部结构中以及在所述LDD区上方形成结区；以及然后扩散所述LDD区到所述栅极区的下部的相对的末端。 | ||
| 地址 | 韩国首尔 | ||