发明名称 |
DLL电路及具有其的半导体装置 |
摘要 |
将通过ZQ校准结果使延迟量可变的延迟量可变电路(8)插入到DQ复制系统的路径中。使DQ复制系统的路径的延迟量可变,并进行调整,使DQ缓冲系统和DQ复制系统的时序偏差保持固定。ZQ校准结果对应于温度、电压、制造波动而变动,因此通过获得与这些变动对应的延迟量,获得可使偏差保持固定的高精度的DLL电路及具有该DLL电路的半导体装置。 |
申请公布号 |
CN1956338B |
申请公布日期 |
2012.03.21 |
申请号 |
CN200610136506.0 |
申请日期 |
2006.10.24 |
申请人 |
尔必达存储器株式会社 |
发明人 |
藤泽宏树;泷下隆治 |
分类号 |
H03L7/08(2006.01)I;H03L7/081(2006.01)I;H03K5/13(2006.01)I;H03K5/135(2006.01)I;H03K19/00(2006.01)I;H03K19/0185(2006.01)I;G11C7/22(2006.01)I;G11C11/406(2006.01)I;G11C11/4076(2006.01)I |
主分类号 |
H03L7/08(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
陆锦华;李亚 |
主权项 |
一种DLL电路,具有包括输出缓冲器的输出缓冲路径、及在信号线的路径上包括复制输出电路的复制路径,其特征在于,包括校准电路,根据外部电阻元件产生用于调整上述输出缓冲器的输出阻抗的控制信号;以及延迟量可变电路,其通过上述控制信号来调整上述复制路径的延迟量,上述延迟量可变电路包括MOS晶体管以作为可变电容元件,上述MOS晶体管的栅极与上述复制路径的上述信号线连接,上述MOS晶体管的基底、源极、漏极与上述控制信号或上述控制信号的反转信号连接。 |
地址 |
日本东京 |