发明名称 |
半导体器件及其制造方法 |
摘要 |
本申请发明的目的在于提供一种提高半导体器件可靠性的技术,即使在层间绝缘膜的一部分中使用介电常数低于氧化硅膜的低介电常数膜的情况下,也能够提高半导体器件可靠性。具体而言,为了实现所述目的,由中杨氏模量膜形成构成第1精细层的层间绝缘膜IL1,因此能够使一体化的高杨氏模量层(半导体基板1S与接触层间绝缘膜CIL)与构成第2精细层的层间绝缘膜(低杨氏模量膜、低介电常数膜)IL2不直接接触地分离,能够分散应力。结果能够防止由低杨氏模量膜构成的层间绝缘膜IL2的膜剥离,能够提高半导体器件的可靠性。 |
申请公布号 |
CN102379036A |
申请公布日期 |
2012.03.14 |
申请号 |
CN200980158496.2 |
申请日期 |
2009.04.30 |
申请人 |
瑞萨电子株式会社 |
发明人 |
松本雅弘;藤泽雅彦;大崎明彦;石井敦司 |
分类号 |
H01L21/768(2006.01)I;H01L21/314(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
杨宏军 |
主权项 |
一种半导体器件的制造方法,其特征在于,包括下述工序,(a)工序,在半导体基板上形成MISFET,(b)工序,在覆盖所述MISFET的所述半导体基板上形成接触层间绝缘膜,(c)工序,在所述接触层间绝缘膜内形成第1柱塞,将所述第1柱塞与所述MISFET电连接,(d)工序,在形成了所述第1柱塞的所述接触层间绝缘膜上形成第1层间绝缘膜,(e)工序,形成埋入到所述第1层间绝缘膜内的第1层布线,将所述第1层布线与所述第1柱塞进行电连接,(f)工序,在形成了所述第1层布线的所述第1层间绝缘膜上形成第2层间绝缘膜,(g)工序,形成埋入到所述第2层间绝缘膜内的第2柱塞及第2层布线,通过所述第2柱塞将所述第2层布线与所述第1层布线电连接,(h)工序,在所述第2层间绝缘膜上进一步形成多层布线,(i)工序,在所述多层布线的最上层布线上形成钝化膜,(j)工序,在所述钝化膜中形成开口部,从所述开口部露出所述最上层布线的一部分,由此形成焊盘,(k)工序,将所述半导体基板单片化为半导体芯片,和(l)工序,将所述半导体芯片封装,所述(l)工序包括至少将所述半导体芯片的形成所述MISFET的一侧即主面侧的一部分用树脂封固的工序,在所述接触层间绝缘膜、所述第1层间绝缘膜和所述第2层间绝缘膜中,所述接触层间绝缘膜由杨氏模量最高的高杨氏模量膜形成,所述第2层间绝缘膜由杨氏模量最低的低杨氏模量膜形成,所述第1层间绝缘膜由杨氏模量低于所述接触层间绝缘膜、并且杨氏模量高于所述第2层间绝缘膜的中杨氏模量膜形成。 |
地址 |
日本神奈川县 |