发明名称 半导体器件
摘要 本发明提供一种半导体器件。在作为被刻蚀构件的多晶硅膜上形成第1硬掩模,进而在其上形成由非晶硅构成的第2硬掩模。在对第2硬掩模的所希望的一部分进行了硼等的离子注入后,将第2硬掩模作为掩模刻蚀第1硬掩模。利用湿法刻蚀刻蚀除去第2硬掩模未被进行离子注入的部分。在第1硬掩模的侧壁上形成了侧壁膜后,有选择地刻蚀除去未被上述第2硬掩模覆盖而露出上部的第1硬掩模。
申请公布号 CN101114571B 申请公布日期 2012.03.14
申请号 CN200710136666.X 申请日期 2007.07.18
申请人 株式会社东芝 发明人 鬼头杰;佐藤充;永田祐三;桥本耕治
分类号 H01L21/00(2006.01)I;H01L21/027(2006.01)I;H01L21/033(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L21/00(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 王以平
主权项 一种半导体器件,其特征在于:具备以下述方式构成的布线层:形成沿硬掩模的侧壁的闭环形状的侧壁膜,同时在使用掩模对上述硬掩模的一部分进行了离子注入后,刻蚀除去除上述一部分外的上述硬掩模,将上述一部分和上述侧壁膜作为掩模来刻蚀被刻蚀构件,上述布线层具有来源于上述一部分和上述侧壁膜而形成的宽度较宽部和只来源于上述侧壁膜而形成的布线部,上述布线部的轮廓的偏差的大小比宽度的偏差的大小大,上述宽度较宽部的轮廓与上述布线部的轮廓在其上述闭环形状的内周垂直地或以钝角交叉,上述布线部的沿上述闭环形状的外周形成为还包含上述一部分的边界附近的同一直线状。
地址 日本东京都