发明名称 |
集成电路组件及其制作方法 |
摘要 |
本发明揭露数种集成电路组件的制作方法与集成电路组件。一种示范方法包含:提供基材,此基材具有组件区与对准区;形成第一材料层于基材上方;形成组件特征与虚设特征于第一材料层中,其中组件特征形成在组件区中,虚设特征形成在对准区中;形成第二材料层于第一材料层的上方;以及形成对准特征于第二材料层中,此对准特征设置在对准区中的虚设特征的上方。组件特征具有第一尺寸,虚设特征具有第二尺寸,第二尺寸小于对准标记侦测器的分辨率。 |
申请公布号 |
CN102376610A |
申请公布日期 |
2012.03.14 |
申请号 |
CN201110073488.7 |
申请日期 |
2011.03.22 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
陈孟伟;李纪壮;林忠贤 |
分类号 |
H01L21/68(2006.01)I;G03F9/00(2006.01)I;H01L23/544(2006.01)I |
主分类号 |
H01L21/68(2006.01)I |
代理机构 |
北京律诚同业知识产权代理有限公司 11006 |
代理人 |
徐金国 |
主权项 |
一种集成电路组件的制作方法,其特征在于,包含:提供一基材,该基材具有一组件区与一对准区;形成一第一材料层于该基材上方;形成一组件特征与一虚设特征于该第一材料层中,其中该组件特征形成在该组件区中,该虚设特征形成在该对准区中,该组件特征具有一第一尺寸,该虚设特征具有一第二尺寸,该第二尺寸小于一对准标记侦测器的一分辨率;形成一第二材料层于该第一材料层的上方;以及形成一对准特征于该第二材料层中,该对准特征设置在该对准区的该虚设特征的上方。 |
地址 |
中国台湾新竹市新竹科学工业园区力行六路八号 |