| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供一种半导体器件的制造方法，包括：提供衬底，所述衬底包括垂直延伸MOS晶体管区，所述衬底具有第一导电类型；在垂直延伸MOS晶体管区的衬底内形成漏轻掺杂区；在所述衬底上形成栅极结构，所述栅极结构的一侧覆盖部分的漏轻掺杂区；以所述栅极结构为掩膜，对漏轻掺杂区和衬底进行第二导电类型离子注入，形成漏重掺杂区和源重掺杂区。本发明所述栅极结构覆盖有部分的漏轻掺杂区，并采用栅极结构为掩膜，进行漏重掺杂区或源重掺杂区的离子注入，使得漏重掺杂区与侧墙的距离保持稳定，进而漏源极导通电阻值和驱动电流保持稳定，提高半导体器件制造工艺的稳定性。 | ||
| 申请公布号 | CN102376574A | 申请公布日期 | 2012.03.14 |
| 申请号 | CN201010253812.9 | 申请日期 | 2010.08.09 |
| 申请人 | 上海宏力半导体制造有限公司 | 发明人 | 邵丽;巨晓华 |
| 分类号 | H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/78(2006.01)I;H01L29/36(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
| 主权项 | 一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底包括垂直延伸MOS晶体管区，所述衬底具有第一导电类型；在垂直延伸MOS晶体管区的衬底内形成漏轻掺杂区；在所述衬底上形成栅极结构，所述栅极结构的一侧覆盖部分的漏轻掺杂区；以所述栅极结构为掩膜，对漏轻掺杂区和衬底进行第二导电类型离子注入，形成漏重掺杂区和源重掺杂区。 | ||
| 地址 | 201203 上海市浦东张江高科技园区祖冲之路1399号 | ||