芯片尺寸封装件及其制法

摘要

本发明涉及芯片尺寸封装件及其制法，其中该芯片尺寸封装件包括：其一表面上设有第一线路层的硬质板，在该第一线路层具有多个连接垫；在至少部分连接垫上设有导电元件；在该第一表面上形成有包覆层；在该包覆层上设置电子元件；通过压合该电子元件与硬质板，从而使该电子元件的非作用面接置于该硬质板上，并令该导电元件及电子元件的作用面外露出包覆层；在该包覆层上形成第一介电层及第三线路层，且该第三线路层电性连接该导电元件及电极垫，以令该第三线路层通过该导电元件电性连接该第一线路层，从而能免除制作现有的导电通孔，以构成堆叠的电性连接结构；并以该硬质板作为主结构，避免产生翘曲，提高产品的可靠度，且能减少制造成本。

主权项

一种芯片尺寸封装件，其特征在于，包括：硬质板，具有相对应的第一表面及第二表面，在该第一表面及第二表面上分别设有第一线路层及第二线路层，且该第一线路层电性连接该第二线路层，该第一线路层并具有多个连接垫；多个导电元件，至少设于部分连接垫上；电子元件，接置于该第一表面上，该电子元件具有作用面及非作用面，该作用面上具有多个电极垫，并以该非作用面接置于该第一表面上；包覆层，形成于该硬质板的第一表面上，用以包覆该导电元件及电子元件，并令该导电元件及电子元件的作用面外露出该包覆层；第一介电层，设于该包覆层上，并具有多个开孔以外露出该导电元件及电子元件作用面上的电极垫；以及第三线路层，设于该第一介电层上以电性连接该导电元件及电极垫。