发明名称 一种GaN基增强型MOSHFET器件及其制备方法
摘要 本发明涉及GaN增强型MOSHFET器件及其制备方法。该器件包括衬底及生长在衬底上的外延层,其中,外延层由下往上依次包括应力缓冲层及GaN层,GaN层上在栅极区域选择生长一层p-GaN层,在接入区选择生长一层异质结构势垒层。p-GaN层及异质结构势垒层表面形成一层绝缘介质层,且在p-GaN层表面形成的绝缘介质层上为栅极区域,栅极区域蒸镀栅极金属,源漏极区域蒸镀欧姆接触金属。本发明采用选择区域生长技术,有效降低接入区电阻,提高器件电流特性;在栅极区域生长p-GaN层,增大阈值电压。同时选择区域生长技术可以避免刻蚀对晶格造成损伤而影响器件性能。
申请公布号 CN102368501A 申请公布日期 2012.03.07
申请号 CN201110321887.0 申请日期 2011.10.20
申请人 中山大学 发明人 刘扬;姚尧;张佰君
分类号 H01L29/778(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/335(2006.01)I 主分类号 H01L29/778(2006.01)I
代理机构 广州粤高专利商标代理有限公司 44102 代理人 陈卫
主权项 一种GaN增强型MOSHFET器件,包括衬底(1)及生长于衬底(1)之上的外延层,其特征在于,外延层由下往上依次包括应力缓冲层(2)及GaN层(3),GaN层(3)上设有一层p‑GaN层(6)和p‑GaN层(6)外侧的异质结构势垒层(10),p‑GaN层(6)和异质结构势垒层(10)表面形成一层绝缘介质层(12),且在p‑GaN层(6)表面形成的绝缘介质层(12)为栅极区域,绝缘介质层(12)部分覆盖异质结构势垒层(10)并在异质结构势垒层(10)未被覆盖的表面形成源极区域和漏极区域,源、漏区域上蒸镀欧姆接触金属(13),栅极区域蒸镀栅极金属(14)。
地址 510275 广东省广州市海珠区新港西路135号