| 摘要 |
<p>본 발명은 반도체 회로설계기술 중 파워매니지먼트(Power Management) IC에 대한 것으로 본 발명에 의한 가변적인 사구간 제어기는 PWM신호를 입력받는 NOR 게이트, NOR 게이트의 출력을 입력받는 제1 NOT 게이트, 제1 NOT 게이트의 출력을 입력받는 제2 NOT 게이트, 제2 NOT 게이트의 출력을 입력받는 제3 NOT 게이트, PWM신호를 입력받는 NAND 게이트, NAND 게이트의 출력을 입력받는 지연발생회로부, 지연발생회로부의 출력을 입력받는 제4 NOT 게이트, 제4 NOT 게이트의 출력을 입력받는 제5 NOT 게이트, 제3 NOT 게이트의 출력은 NAND 게이트의 또 다른 입력으로 되고, 제5 NOT 게이트의 출력은 NOR 게이트의 또다른 입력으로 되며, 제 3 NOT 게이트의 출력을 입력받는 듀티보정회로부, 듀티보정회로부의 출력을 입력받는 제 6 NOT 게이트, PWM신호와 제 3NOT 게이트의 출력을 각각 reset, set으로 입력받는 SR 래치 및 SR 래치의 출력을 입력받는 제 7NOT게이트를 포함하며 스위치의 효율을 높이고 안정성을 향상시키며 사구간의 효과적인 제어가 가능한 회로이다.</p> |
