发明名称 |
记忆体控制器以及优化记忆体控制器之接合垫序列的方法 |
摘要 |
一种优化记忆体控制器之接合垫序列的方法。提供至少两个优选且不同之接合垫序列,分别对应至至少两个不同之记忆体装置。将记忆体控制器设置于单晶片上。记忆体控制器包含核心逻辑电路、复数个输入/输出元件及重排器。核心逻辑电路具有复数个输入/输出端。每一输入/输出元件具有一接合垫。重排器耦接这些输入/输出元件与核心逻辑电路。重排器被程式化,以选择性地连接这些输入/输出元件至这些输入/输出端。程式化重排器,以选择并连接这些输入/输出元件之一部份连接这些输入/输出端,以使这些不同接合垫序列其中之一被大致上支援。 |
申请公布号 |
TWI359421 |
申请公布日期 |
2012.03.01 |
申请号 |
TW096148612 |
申请日期 |
2007.12.19 |
申请人 |
联发科技股份有限公司 新竹市新竹科学工业园区笃行一路1号 |
发明人 |
陈南诚;郭志辉;曾瑞兴;李锦智;陈佩珊 |
分类号 |
G11C11/4063 |
主分类号 |
G11C11/4063 |
代理机构 |
|
代理人 |
洪澄文 台北市南港区三重路19之6号2楼;颜锦顺 台北市南港区三重路19之6号2楼 |
主权项 |
|
地址 |
新竹市新竹科学工业园区笃行一路1号 |