包括截取的希格玛-德塔调制器及其应用

摘要

一种包括各级之间的比特截取的多级希格玛-德塔调制器。比特截取减少了后续的级中必须处理的比特的数目，并且因此允许更快的响应时间。在一些实施方式中，反馈回路的增益被选择为对该比特截取进行补偿使得该希格玛-德塔调制器操作在稳定状态中。

主权项

一种希格玛‑德塔调制器电路，包括：至少包括第一组合器和第一积分器的第一调制级，所述第一组合器被配置为对输入信号和第一反馈信号进行组合，所述第一积分器被配置为对所述第一组合器的输出进行积分并且产生第一多比特输出；第一截取级，其被配置为接收所述第一多比特输出并且从所述第一多比特输出中截取最低有效位；至少包括第二组合器和第二积分器的第二调制级，所述第二组合器被配置为对所述第一调制级的截取后的输出和第二反馈信号进行组合，所述第二积分器被配置为对所述第二组合器的输出进行积分以产生第二多比特输出；以及反馈生成器，其被配置为生成所述第一反馈信号和所述第二反馈信号。