发明名称 |
半导体器件 |
摘要 |
本发明提供一种半导体器件,用于在半导体器件的内部取得电源布线/接地布线的阻抗匹配,不依赖于电路基板的安装布局而使噪声电流减少。本发明的代表性实施方式的半导体器件具有封装衬底、半导体芯片、电源布线以及接地布线,还具有导电板、第一阻抗调整元件和第二阻抗调整元件,根据导电板确定电源布线、接地布线的寄生电容,通过第一阻抗调整元件和第二阻抗调整元件来调整电源布线和接地布线的阻抗。 |
申请公布号 |
CN101919050B |
申请公布日期 |
2012.02.29 |
申请号 |
CN200980101354.2 |
申请日期 |
2009.01.07 |
申请人 |
瑞萨电子株式会社 |
发明人 |
大前彩;马渊雄一;中村笃 |
分类号 |
H01L23/12(2006.01)I;H01L25/00(2006.01)I |
主分类号 |
H01L23/12(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;孟祥海 |
主权项 |
一种半导体器件,包括:封装衬底;安装在上述封装衬底上的半导体芯片;向上述半导体芯片提供第一电源电位的第一布线;向上述半导体芯片提供低于上述第一电源电位的第二电源电位的第二布线,上述半导体器件的特征在于,还包括具有与上述第一电源电位和上述第二电源电位不同的第三电位的导电板,并且,还包括第一元件和第二元件中的至少一个,其中,上述第一元件设置在上述第一布线的路径上,用于调整上述第一布线和上述第二布线的阻抗;上述第二元件设置在上述第二布线的路径上,用于调整上述第一布线和上述第二布线的阻抗,在上述第一布线与上述导电板之间的寄生电容的第一阻抗、上述第二布线与上述导电板之间的寄生电容的第二阻抗、将上述第一布线的寄生电感的阻抗和上述第一元件的阻抗合成后的第三阻抗、以及将上述第二布线的寄生电感的阻抗和上述第二元件的阻抗合成后的第四阻抗中,调整上述第一元件和上述第二元件的阻抗,以使上述第一阻抗与上述第四阻抗之积在误差3%的范围内等于上述第二阻抗与上述第三阻抗之积。 |
地址 |
日本神奈川县 |