| 摘要 |
LóGICA DE INTERFACE PARA UM SISTEMA EM UM CHIP (SOC) MULTINúCLEO. Em uma modalidade a presente invenção refere-se a um sistema em um chip (SoC) com o primeiro e o segundo núcleos, a lógica de interface acoplada aos núcleos, a lógica de conjunto de chips acoplada à lógica de interlace e uma lógica de firewall virtual acoplada entre a lógica de conjunto de chips e o segundo núcleo. A lógica de interface pode incluir uma lógica de barreira de proteção, uma lógica de barramento e uma lógica de teste, e a lógica de conjunto de chips pode incluir um controlador de memória para proporcionar comunicação com uma memória acoplada ao SoG. Em algumas implementações do sistema, tanto durante operações de teste como operações funcionais, o segundo núcleo pode ser desativado durante a operação normal para proporcionar um SoC de núcleo único, permitindo maior flexibilidade de uso do SoC em várias implementações diferentes. Outras modalidades são descritas e reivindicadas. |
