| 主权项 |
1. 一种半导体装置,包含:一基体其具有第一导电型式;一本体绝缘层其形成在上述基体中且在上述基体之一表面下并与上述表面间隔;一第二导电型式之第一掺杂区,上述第一掺杂区自上述表面延伸进入上述基体至一等于或大于上述绝缘层之深度且形成围绕上述本体绝缘层,从而在上述表面、上述本体绝缘层以及上述第一掺杂区之间隔离上述基体之一通道区;一第一接触其提供导电接触至上述第一掺杂区;一第二掺杂区其形成在上述通道区中,上述第二掺杂区具有上述第二导电型式,且上述第二掺杂区与上述第一掺杂区间隔;一第二接触其提供导电接触至上述第二掺杂区;一闸极绝缘层其形成在上述表面上且覆于上述第一及第二掺杂区之间之上述通道区之部分上;以及一闸极其形成在上述闸极绝缘层上。2. 如申请专利范围第1项之半导体装置,其中第一接触亦提供导电接触至上述通道区。3. 如申请专利范围第2项之半导体装置,复包含:一通道接触掺杂区其形成在上述通道区中,上述通道接触掺杂区具有上述第一导电型式且具有一高于上述通道区之掺杂剂浓度。4. 如申请专利范围第1项之半导体装置,其中本体绝缘层包含二氧化矽。5. 如申请专利范围第1项之半导体装置,其中本体绝缘层在上述表面下方2至3微米。6. 如申请专利范围第1项之半导体装置,其中第二接触包含:一上述第二导电型式之第三掺杂区其形成在上述第一掺杂区中且具有一高于上述第一掺杂区之掺杂剂浓度;以及一导体其形成在上述表面上且与上述第三掺杂区接触。7. 如申请专利范围第1项之半导体装置,其中第一导电型式系P且第二导电型式系N。8. 如申请专利范围第1项之半导体装置,其中基体系连接至一参考电位。图示简单说明:第1图为晶片在第一制造步骤中之横断面图;第2图为晶片在随后制步骤中之横断面图;第3图为晶片在随后制步骤中之横断面图;第4图为晶片在随后制步骤中之横断面图;第5图为晶片在随后制步骤中之横断面图;第6图为本发明的较佳具体实例之横断面图; |
