| 摘要 |
Schaltungsanordnung eines Halbleiterspeicherbauelements mit – Dateneingabe-/Datenausgabeleitungen (DIO, DIOB) und daran angekoppelten Lasttransistoren (L1, L2), – einer Lese-Aufladesteuerschaltung, die durch ein Lesesignal und eine erste Adresse oder durch eine Lese-Spaltenauswahlleitung (RCSL) aktiviert wird, – einer Schreib-Aufladesteuerschaltung, die zwischen Bitleitungen (BL, BLB) und die Dateneingabe-/Datenausgabeleitungen eingeschleift ist und durch ein Schreibsignal und eine zweite Adresse, bei der es sich um die erste Adresse oder eine andere Adresse handelt, oder durch eine Schreib-Spaltenauswahlleitung (WCSL) aktiviert wird und Ladung zwischen den Dateneingabe-/Datenausgabeleitungen und Bitleitungen (BL, BLB) überträgt, und – einem an die Dateneingabe-/Datenausgabeleitungen angekoppelten Datenausgabe-Abtastverstärker (10), – wobei die Lasttransistoren (L1, L2) von der Lese-Aufladesteuerschaltung und dem Datenausgabe-Abtastverstärker gemeinsam genutzt werden.
|
