发明名称 除法快速运算方法与装置
摘要 本发明系一种不须除法器的二位元除法运算方法与装置。该方法与装置系利用二进位之位移及加法的技巧以减化除法运算过程,使误差限制在设定的范围内,并加快运算速度。
申请公布号 TW329485 申请公布日期 1998.04.11
申请号 TW083112417 申请日期 1994.12.31
申请人 合泰半导体股份有限公司 发明人 张家志;陈保福;陈俊雄
分类号 G06C15/04 主分类号 G06C15/04
代理机构 代理人 陈惠蓉 台北巿松德路一七一号二楼
主权项 1.一种除法运算装置,系利用位移及加法以得到除数与被除数之商,该装置包含:除数左移装置,用以输入除数,并将该除数之位元左移;被除数左移装置,用以输入被除数,并将该被除数之位元左移;左移控制器,用以控制该被除数左移装置左移的动作,及在除数或被除数大于一预设値时停止该除数左移装置左移的动作;商右移装置,用以输入除法表检索所得之商参考値,并将该商参考値右移;及闸装置,用以输入该被除数左移装置之最高位元输出、与该商参考値,并将之人做及(AND)的动作;加法装置,用以将及闸之输出累加以得到结果;除法表,用以储存一预设阵列之商数値。2.根据申请专利范围第1项之除法运算装置,其中之除数左移装置输出一索引値用以作为检索上述之除法表的索引値。3.根据申请专利范围第1项之除法运算装置,其中之左移控制器更包含:逻辑或闸(OR GATE),用以输入上述之除数左移装置之最高位元输出,与上述之被除数左移装置之最高位元输出,并进行或运算后输出一控制讯号;及该控制讯号系用以控制上述之除数左移装置左移动作之进行与停止,与控制启动检索上述之除法。4.根据申请专利范围第1项之除法运算装置,其中之除法表为一阵列之商数値,该阵列之商数値为一预定之被除数除以由1至等于该被除数之除数所得之运算结果。5.一种除法快速运算方法,系利用位移及加法达到除法的功能,该方法包含下列步骤:(1)读取除数与被除数;(2)执行位移逼近法,使该除数与该被除数大于等于一预定之最大被除数,得到第一値;(3)以第一値的除数为索引检索除法表,得到一商参考値;(4)将该预定之最大被除数除以该第一値的除数,得到第二値;(5)将该第一値减去该第二値,得到一余数;(6)执行余数位移逼近法,使该余数的分子,大于等于该预定之最大被除数,得到第三値;(7)执行累加法,以得到最后之结果。6.根据申请专利范围第5项之除法运算方法,其中步骤(2)之位移逼近法包含步骤:(8)当上述之除数与上述之被除数小于上述之预定之最大被除数,则将上述之除数与上述之被除数同时乘二,得到上述之第一値。7.根据申请专利范围第5项之除法运算方法,其中步骤(2)之位移逼近法包含步骤:(9)当上述之除数与上述之被除数大于等于上述之预定之最大被除数,则停止乘二的动作,得到上述之第一値。8.根据申请专利范围第5项之除法运算方法,其中步骤(6)之余数位移逼近法包含步骤:(10)当上述之余数的分子于上述之预定之最大被除数,则将上述之除数的分子作乘二的动作,得到上述之第三値。9.根据申请专利范围第5项之除法运算方法,其中步骤(6)之余数位移逼近法包含步骤:(11)当上述之余数的分子乘二时,上述之商参考値同时除二。10.根据申请专利范围第5项之除法运算方法,其中步骤(6)之余数位移逼近法包含步骤:(12)设定误差范围在(Q+r+l)2-(l+r)之内。11.根据申请专利范围第5项之除法运算方法,其中步骤(7)之累加法包含步骤:(13)设定一计算参考値,作为累加的次数。12.根据申请专利范围第5项之除法运算方法,其中步骤(7)之累加法包含步骤:(14)将上述之商参考与上述之第三値相加。13.根据申请专利范围第5项之除法运算方法,其中步骤(7)之累加法包含步骤:(15)当上述之第三値的分子大于等于上述之预定之最大被除数,执行步骤(7)。图示简单说明:第一图为本发明之除法运算的概念流程图。第二A图为本发明之除法表。第二B图为本发明依据第一图之实例运算程序。第三图为本发明之最佳实施例的功能方块图。
地址 新竹巿科学工业园区研新二路五号