一种用于SOI高压集成电路的半导体器件

摘要

一种用于SOI高压集成电路的半导体器件，属于功率半导体器件领域。包括半导体衬底层、介质埋层、顶层硅；顶层硅中至少集成了高压LIGBT、NLDMOS和PLDMOS器件；介质埋层的厚度不超过5微米，顶层硅的厚度不超过20微米；高压器件底部、介质埋层表面上方的顶层硅中具有多个不连续的高浓度N+区(掺杂浓度不低于1e16cm-3)；高压器件之间采用介质隔离区隔离。器件还可集成低压MOS器件，高、低压器件之间采用介质隔离区隔离，不同的低压器件之间采用场氧化层隔离。本发明由于多个不连续高浓度N+区的引入，削弱了顶层硅电场同时增强了介质埋层电场，器件击穿电压大幅提高，可用在汽车电子、消费电子、绿色照明、工业控制、电源管理、显示驱动等众多领域的高压集成电路中。

主权项

一种用于SOI高压集成电路的半导体器件，包括半导体衬底层(1)、介质埋层(2)、顶层硅(3)，其特征在于：所述顶层硅(3)中至少集成了高压LIGBT器件、高压NLDMOS器件和高压PLDMOS器件；所述介质埋层(2)的厚度不超过5微米，所述顶层硅(3)的厚度不超过20微米；所述高压LIGBT器件、高压NLDMOS器件和高压PLDMOS器件底部、介质埋层(2)表面上方的顶层硅(3)中具有多个不连续的高浓度N+区(5)，所述高浓度N+区(5)的掺杂浓度不低于1e16cm‑3；高压LIGBT器件、高压NLDMOS器件和高压PLDMOS器件彼此之间采用介质隔离区(4)实现隔离。