发明名称 |
高速缓冲存储器系统及其控制方法 |
摘要 |
本发明提供一种高速缓冲存储器系统,积极接收来自软件的控制进行处理,该高速缓冲存储器系统包括在处理器(1)和存储器(2)之间被设置的高速缓冲存储器(3)以及控制所述高速缓冲存储器的TAC(Transfer and Attribute Controller)(4),TAC(4)通过执行处理器(1)预先规定的命令,来接收示出高速缓冲数据的传送及属性操作和指定该操作对象的地址的指令,并向所述高速缓冲存储器请求操作,该操作是对所述地址的操作且是所述指令示出的操作。 |
申请公布号 |
CN101151600B |
申请公布日期 |
2012.02.22 |
申请号 |
CN200680010553.9 |
申请日期 |
2006.02.08 |
申请人 |
松下电器产业株式会社 |
发明人 |
冈林叶月;田中哲也;中西龙太;中岛雅逸;金子圭介 |
分类号 |
G06F12/08(2006.01)I;G06F12/12(2006.01)I |
主分类号 |
G06F12/08(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
黄剑锋 |
主权项 |
一种高速缓冲存储器系统,其特征在于,包括:高速缓冲存储器,设在处理器和存储器之间;以及传送及属性控制单元,向所述高速缓冲存储器请求高速缓冲数据的传送及属性操作;所述高速缓冲存储器按照所述处理器对存储器的访问以及来自所述传送及属性控制单元的请求,控制高速缓冲数据的传送及属性操作的执行;所述传送及属性控制单元包括:指令输入部,通过所述处理器执行预先规定的命令,该指令输入部接收如下指令,即,该指令示出高速缓冲数据的传送及属性操作和指定该操作对象的地址;以及操作请求部,向所述高速缓冲存储器请求操作,该操作是对所述地址的操作且是由所述指令示出的操作,从所述处理器给所述指令输入部下述指令:单独指令,指代对单一地址的操作;命令触发指令,指代对地址范围包含的多个地址所进行的操作与所述处理器执行的特定命令同步地进行;区域指令,指代对地址范围包含的多个地址所进行的操作与所述处理器执行的特定命令非同步地进行;自动清除指令,指代按顺序回写高速缓冲数据;所述操作请求部,按照预先设定的优先顺序,选择对应于各指令的操作请求,并向所述高速缓冲存储器请求操作。 |
地址 |
日本大阪府 |