发明名称 |
一种并行异步存储器及其数据读取方法 |
摘要 |
本申请提供了一种并行异步存储器及其数据读取方法,其中,一种并行异步存储器设置有冗余单元,并且还包括:冗余寄存器,用于记录存储器阵列出错的地址和数据位信息;比较电路,用于在判定为采用正常读操作normal??read读取数据时,比较当次读取地址中的高位地址,以及,冗余寄存器中记录的存储器阵列出错的地址中的高位地址是否一致;若是,则触发译码电路;译码电路,用于确定所述存储器阵列出错的地址中,出错的低位地址和数据位信息;读出电路,用于从当次读取地址中读出数据;替换电路,用于根据所述出错的低位地址和数据位信息,对所述读出数据中相应地址和数据位上的数据,用冗余数据进行替换,形成新的读出数据;寄存器,用于锁存所述新的读出数据。本申请可以提高并行异步存储器page??read的速度,同时不影响并行异步存储器normal??read的速度。 |
申请公布号 |
CN102360568A |
申请公布日期 |
2012.02.22 |
申请号 |
CN201110247848.0 |
申请日期 |
2011.08.24 |
申请人 |
北京兆易创新科技有限公司 |
发明人 |
刘奎伟;苏志强 |
分类号 |
G11C16/02(2006.01)I;G11C16/26(2006.01)I |
主分类号 |
G11C16/02(2006.01)I |
代理机构 |
北京润泽恒知识产权代理有限公司 11319 |
代理人 |
苏培华;赵娟 |
主权项 |
一种并行异步存储器,其特征在于,所述并行异步存储器中设置有冗余单元,并且还包括:冗余寄存器,用于记录存储器阵列出错的地址和数据位信息;比较电路,用于在判定为采用正常读操作normal read读取数据时,比较当次读取地址中的高位地址,以及,冗余寄存器中记录的存储器阵列出错的地址中的高位地址是否一致;若是,则触发译码电路;译码电路,用于确定所述存储器阵列出错的地址中,出错的低位地址和数据位信息;读出电路,用于从当次读取地址中读出数据;替换电路,用于根据所述出错的低位地址和数据位信息,对所述读出数据中相应地址和数据位上的数据,用冗余数据进行替换,形成新的读出数据;寄存器,用于锁存所述新的读出数据。
|
地址 |
100084 北京市海淀区北京清华科技园学研大厦B座301室 |