集成电路仿真方法及系统

摘要

本发明公开了一种集成电路仿真的方法，通过将整个电路的仿真时间点划分为多个独立的仿真时间窗口，并根据逻辑仿真结果来确定各个仿真时间窗口的仿真窗起点的仿真初始数据，而由于相邻的仿真时间窗口在首尾连接处具有重叠时间区，可以在重叠时间区来结束本仿真时间窗口的电路仿真计算，从而实现各个仿真时间窗口能够相互独立地进行并行仿真计算，这样，整个电路仿真所需时间就近似为各仿真时间窗口中所需电路仿真时间的最大值，大大地提高了电路仿真的效率，从而有效地缩短集成电路的设计周期，提高产品的竞争力。

主权项

一种集成电路仿真方法，其特征在于，包括：提供待测电路的电路网表和逻辑仿真结果；将电路网表中的仿真时间点划分为N个连续的仿真时间窗口，每个仿真时间窗口的仿真时间点为从仿真窗起点至仿真窗终点的连续时间点，第n+1个仿真时间窗口的仿真窗起点为第n个仿真时间窗口的仿真窗终点之前的仿真时间点，以使相邻仿真时间窗口之间具有重叠时间区，N、n为正整数，1≤n＜N；根据逻辑仿真结果中与每个仿真时间窗口的仿真窗起点相对应的时间点的逻辑状态值，确定每个仿真时间窗口在仿真窗起点的电路仿真初始数据；根据各仿真时间窗口的电路仿真初始数据，以并行方式进行各个仿真时间窗口的电路仿真计算，在第n个仿真时间窗口与第n+1个仿真时间窗口的重叠时间区内结束第n个仿真时间窗口的电路仿真计算；根据各个仿真时间窗口的电路仿真计算的结果进行数据拼接，以得到包括电路网表中所有仿真时间点的待测电路仿真结果。