| 摘要 |
Schaltung zur wahlweisen Erzeugung eines Ausgangssignals (CLK_OUT) aus einem von mehreren Eingangstaktsignalen (CLK_SRC1, ..., CLK_SRC_n), enthaltend: A) einen Multiplexer (MUX) mit mehreren Eingängen für die Eingangstaktsignale, mit einem Steuereingang für ein Signal (CFG_i) zur Auswahl eines der Eingangstaktsignale, und mit einem Multiplexerausgang zur Ausgabe des ausgewählten Eingangstaktsignals (MUX_OUT); B) einen Signalspeicher (LATCH), der zwischen dem Multiplexerausgang und dem Ausgang der Schaltung angeordnet ist, wobei sich in seiner Verbindungsleitung zum Multiplexerausgang ein Schalter (S) befindet; C) eine Umschaltlogik (FSM) mit einem Steuereingang für ein externes Taktauswahlsignal (CFG), mit Signaleingängen Für das Signal (MUX_OUT) des Multiplexerausgangs und das Ausgangssignal (CLK_OUT) der Schaltung, mit einem Takteingang für ein Logiktaktsignal (FCLK), sowie mit einem Steuerausgang, welcher mit dem Steuereingang des Mugang, welcher mit dem Schalter (S) verbunden ist, wobei die Umschaltlogik so eingerichtet ist, daß sie den Schalter (S) öffnet, wenn sich das Signal (CFG)...
|
