| 主权项 |
1.一种测试用于连接积体电路(IC)测试器之埠与配置在被测IC晶圆上第一测试点之互连结构内讯号路径的方法,该方法的步骤包括:提供一参考晶圆,其上具有复数个第二测试点,其配置与配置在该IC晶圆上之第一测试点的配置相同,且具有一导体,相互连接该第二测试点;使用该互连结构连接每一个该第二测试点与其中一个单独的该埠;以及规划该IC测试器,从其中一个该埠经由该互连结构内的该讯号路径及该导体传送一测试信号给另一个该埠。2.如申请专利范围第1项的方法,进一步的步骤包括规划该IC测试器以决定该测试信号是否抵达该另一个该埠。3.如申请专利范围第1项的方法,其中该测试信号的大小在振荡。4.如申请专利范围第3项的方法,进一步的步骤包括规划该IC测试器以决定该测试信号之大小是否在该另一个该埠振荡。5.如申请专利范围第1项的方法,进一步的步骤包括量测该测试信号在该其中一个该埠的电压。6.如申请专利范围第5项的方法,进一步的步骤包括计算该测试信号之该电压与该测试信号之电流的比。7.如申请专利范围第1项的方法,进一步的步骤包括量测该测试信号在该其中一个该埠的电流。8.如申请专利范围第5项的方法,进一步的步骤包括计算该测试信号之电压与该测试信号之该电流的比。9.如申请专利范围第1项的方法,进一步的步骤包括:将该其它的该埠接地;量测该测试信号的大小;以及根据所量测之该测试信号的大小计算路径电阻。10.如申请专利范围第1项的方法,其中该IC晶圆及该参考晶圆的尺寸及形状均相似。11.一种量测连接积体电路(IC)测试器之埠与配置在被测IC晶圆上至少3个第一测试点之互连结构内讯号路径之电阻的方法,该方法的步骤包括:提供一参考晶圆,其上至少具有3个第二测试点,其配置与配置在该IC晶圆上之该至少3个第一测试点的配置实质上相似,且具有一导体,将该至少3个第二测试点相互连接在一起;使用该互连结构连接该至少3个第二测试点每一个与其中一个单独的该埠;以及在该至少3个埠之至少3个唯一的对间传送测试信号。12.如申请专利范围第11项的方法,进一步的步骤包括:量测该测试信号每一个的大小;以及根据所量测之该测试信号的大小计算该讯号路径的电阻。13.如申请专利范围第12项的方法,进一步的步骤包括当在该至少3个埠之该至少3个唯一的对间传送该测试信号时,将每一个该对的一个埠接地。14.一种测试用于连接积体电路(IC)测试器之埠与配置在被测IC晶圆上第一测试点之互连结构内讯号路径的方法,该方法的步骤包括:提供一参考晶圆,其上具有复数个第二测试点,其配置与配置在该IC晶圆上之该第一测试点的配置相同,且具有参考点以及相互连接该第二测试点与参考点的导体;使用该互连结构将每一个该第二测试点及该参考点与其中一个单独的该埠连接;以及规划该IC测试器,从连接于该第二测试点的其中一个该埠经由该互连结构内的该讯号路径及该导体传送一测试信号给连接于该参考点的另一个该埠。15.如申请专利范围第14项的方法,进一步的步骤包括规划该IC测试器以决定该测试信号是否抵达该另一个该埠。16.如申请专利范围第14项的方法,其中该测试信号在高与低逻辑位准间切换。17.如申请专利范围第16项的方法,进一步的步骤包括规划该IC测试器以决定该测试信号是否在该另一个该埠在高与低逻缉位准间切换。18.如申请专利范围第14项的方法,进一步的步骤包括量测该测试信号在该其中一个该埠的电压。19.如申请专利范围第18项的方法,进一步的步骤包括计算该测试信号之该电压与该测试信号之电流的比。20.如申请专利范围第14项的方法,进一步的步骤包括量测该测试信号的电流。21.如申请专利范围第20项的方法,进一步的步骤包括计算该测试信号之电压与所量测之该测试信号之电流的比。22.如申请专利范围第14项的方法,进一步的步骤包括:将该其它的该埠接地;量测该测试信号的大小;以及根据所量测之该测试信号的大小计算路径电阻。23.一种测试用于连接积体电路(IC)测试器之埠与配置在被测IC晶圆上第一测试点之互连结构内讯号路径的方法,该方法的步骤包括:提供一参考晶圆,其上具有复数个第二测试点,其配置与配置在该IC晶圆上之该第一测试点的配置相同,且具有在该第二测试点上产生测试信号的装置;使用该互连结构连接每一个该第二测试点与其中一个单独的该埠;以及规划该IC测试器监视该埠,以决定该测试信号是否抵达该埠。24.如申请专利范围第23项的方法,其中该测试信号的大小在振荡。25.如申请专利范围第24项的方法,进一步的步骤包括规划该IC测试器以决定该测试信号的大小是否在该另一个该埠振荡。26.一种量测连接积体电路(IC)测试器之埠与配置在被测IC晶圆上第一测试点之互连结构内讯号路径之电阻的方法,该方法的步骤包括:提供一参考晶圆,其上具有复数个第二测试点,其配置与配置在该IC晶圆上之该第一测试点的配置相同,以及使该测试点接地的装置;使用该互连结构连接每一个该第二测试点与其中一个单独的该埠;以及规划该IC测试器以量测该埠与接地之第二测试点间讯号路径的电阻。27.一种量测连接积体电路(IC)测试器之埠与配置在被测IC晶圆上第一测试点之互连结构内讯号路径之电阻的装置,该装置包括:与该被测IC晶圆大小及形状相似的参考晶圆,其上具有复数个第二测试点,其配置与配置在该IC晶圆上之该第一测试点的配置相同。28.如申请专利范围第27项的装置,其中该参考晶圆还包括连接一群该测试点的导体。29.如申请专利范围第27项的装置,其中该参考晶圆还包括反应供应给该参考晶圆之输入的信号,选择性地将该测试点接地的电路装置。30.如申请专利范围第27项的装置,其中该参考晶圆还包括在该测试点产生测试信号的电路装置。31.如申请专利范围第27项的装置,其中该测试信号具有一振荡的大小。32.如申请专利范围第30项的装置,其中该参考晶圆还包括将该测试点交替地接地以及反应供应给该参考晶圆之输入的控制信号,在该测试点上产生测试信号的电路装置。33.如申请专利范围第32项的装置,其中该测试信号具有一振荡的大小。图式简单说明:图1是积体电路(IC)测试器之测试头的部分正视简图,使用按照本发明的测试器通道,经由习用的互连结构连通被测晶圆;图2是典型晶圆之部分的平面简图;图3是图1之测试头所使用之习知技术测试器通道的简单方块图,经由图1的互连结构连通IC晶圆的接垫;图4是按照本发明之互连结构之下表面的部分平面简图;图5是按照本发明之参考晶圆的平面简图;图6是构成按照本发明之一对测试器通道的简单方块图;图7说明量测路径电阻时,信号被路由通过一组路径;以及图8是按照本发明之参考晶圆另一实施例的概图; |
