| 发明名称 | 测试接口结构、测试电路以及测试方法 | ||
| 摘要 | 本发明提供了针对闪存记忆体测试的一种三个测试接口/焊盘的测试接口结构、测试电路以及测试方法。根据本发明的用于对闪存记忆体模块进行测试的测试接口结构包括：第一测试端口、第二测试端口以及第三测试端口，其中第一测试端口用于向闪存记忆体模块输入时钟信号；第二测试端口用于与闪存记忆体模块传递数据；第三测试端口用于执行三种功能。所述三种功能是对闪存记忆体模块输入输出高压信号、对闪存记忆体模块输入输出小电流信号、以及对闪存记忆体模块输入输出数字信号。 | ||
| 申请公布号 | CN102354533A | 申请公布日期 | 2012.02.15 |
| 申请号 | CN201110187374.5 | 申请日期 | 2011.07.05 |
| 申请人 | 上海宏力半导体制造有限公司 | 发明人 | 钱亮;索鑫;何军 |
| 分类号 | G11C29/12(2006.01)I | 主分类号 | G11C29/12(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 郑玮 |
| 主权项 | 一种用于对闪存记忆体模块进行测试的测试接口结构，其特征在于包括三个测试接口/焊盘，该三个测试接口/焊盘为：第一测试端口、第二测试端口以及第三测试端口，其中第一测试端口用于向闪存记忆体模块输入时钟信号；第二测试端口用于与闪存记忆体模块传递数据；第三测试端口用于执行三种功能。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区郭守敬路818号 | ||